台积电3nm晶体管密度将提高15%
两年前,台积电量产了7nm工艺,今年将量产5nm工艺,这让台积电在晶圆代工领域保持着领先地位。现在3nm工艺也在按计划进行。根据台积电的规划,3nm风险试产预计将于今年进行,量产计划于2021年下半年开始。早前,台积
两年前,台积电量产了7nm工艺,今年将量产5nm工艺,这让台积电在晶圆代工领域保持着领先地位。现在3nm工艺也在按计划进行。根据台积电的规划,3nm风险试产预计将于今年进行,量产计划于2021年下半年开始。早前,台积电将在3nm节点放弃FinFET晶体管工艺,转向GAA环绕栅晶体管。不过,根据近日台湾经济日报报道,台积电在2nm研发上取得重大突破,目前已找到路径,将切入全环栅场效应晶体管GAA。这意味着,台积电在3nm节点将继续使用FinFET工艺。台积电还透露了3nm工艺的更多细节。与今年的5nm工艺相比,3nm工艺的晶体管密度提高了15%,性能提高了10-15%,能源效率也提高了20-25%。据悉,台积电将如期为苹果代工基于3nm工艺的A16芯片。
赞 (0)
用于扇出型晶圆级封装的铜电沉积
上一篇
2024年12月22日 18:53
工业传感器:夯实新基建工业创新基础
下一篇
2024年12月22日 18:53