台积电 OIP 生态系统论坛揭示的挑战和解决方案

上海2021年10月27日 /美通社/ -- 世芯电子设计研发副总裁 James Huang 表示，世芯电子将芯粒革命视为摩尔定律极具成本效益的延伸。

世芯灵活的商业模式是芯粒和先进封装的实现的关键这种灵活性最大限度地提高了内部工程专业知识和ASIC设计的兼容性。

在台积电 2021 年开放创新平台的技术演讲中，James Huang 强调，芯粒和先进封装提供了与单片 SoC 相比具有竞争力的成本结构，同时保持了相近的性能和功耗。

James Huang 引用了两项对芯粒/封装发展至关重要的技术：一种是台积电的 3DFabric 和 CoWos® 组合技术 另一个是世芯的 APLink 芯粒间互联 I/0。

APLink 芯粒间互联 I/0 支持多个芯粒之间的高速数据交换APLink 1.0 的目标是台积电的 12 纳米工艺，而 APLink 2.0 的目标为 7纳米工艺5纳米工艺的APLink 3.0目前正在进行测试芯片结果评估，已达到目标线速APLink1.0和2.0的线路速率分别为1Gbps和4Gbps。

超越眼前的视野，James Huang 向与会者展示了未来的高峰在详细介绍 APLink 4.0 时，他透露了以 3 纳米为目标的芯粒间互联 IP。

APLink 4.0 的互连将采用以标准内核电压运行的源同步 I/O 总线每个 PHY 模块以 12Tbps 的速度运行，每条 DQ 线路的速度高达 16Gbps，但只有 5 纳秒的延迟这些规格能支持可靠的系统操作。

APlink 4.0 IP 将支持北/南和东/西方向以及对称的 PHY 布局排列，这最大限度地减少芯粒间互联的信号线长度。

“ 真正将未来变为现实的是一种灵活的商业模式，它更符合未来技术创新需求” James Huang 指出。

在实现多芯粒系统设计时，世芯与客户的合作模式提供多个起始点，包含产品规格制订、SoC 设计或系统调试与量产等合作起始点。

如需更多信息，请访问 。

关于世芯电子

世芯电子股份有限公司成立于 2003 年，总部设于台北提供系统公司高复杂度、高产量 SoC 设计及量产服务产品的应用市场包含 AI 人工智能、HPC 高速运算、娱乐机台、手机、通讯设备、计算机及其他消费性电子 IC 产品世芯致力于为客户提供最高效益/成本比的解决方案，确保客户一次投片成功并快速将产品导入市场世芯成立以来，已完成众多高阶制程（16 纳米以下）及高复杂度 SoC 设计的成功案例，并于 2014 年 10 月 28 日于台湾证券交易所挂牌上市（股票代号：世芯-KY: 3661）目前在美国（硅谷）、日本（新横滨）、中国大陸 （上海、无锡、合肥、广州、济南、深圳 ）和台湾（新竹）拥有分部。